SK하이닉스, 300단 이상 NAND 제조 병목현상 해결 위해 AIP 프로세스 개발

한국 언론 zdnet.co.kr에 따르면, 국내 주요 메모리 칩 제조업체인 SK하이닉스는 AIP(All-In-Plug)라는 차세대 공정 기술을 개발하고 있습니다.300단 이상의 고적층 낸드플래시를 구현하는 동시에 제조비용을 대폭 절감하는 것이 목표다.

현재 NAND 플래시 생산에는 여러 가지 중요한 에칭 단계가 필요합니다.그러나 적층 레이어가 300개를 초과하면 제조 비용과 프로세스 복잡성이 급격히 증가합니다.AIP 기술은 NAND 플래시 제조의 핵심 단계인 HARC(High Aspect Ratio Contact) 식각 공정에 중점을 둡니다.여러 공정 단계를 통합하고 중복 단계를 제거함으로써 공정 생존성을 유지하는 동시에 생산 비용을 낮추고 수율 효율성을 높이는 것을 목표로 합니다.

AIP 기술이 양산에 성공적으로 도입되면 V11 등 차세대 낸드플래시를 시작으로 식각 단계를 대폭 줄여 고적층 메모리 칩의 보다 경제적인 제조 기반을 마련할 수 있을 것으로 기대된다.

SK하이닉스 이성훈 부사장은 세미콘 코리아 2026 기조연설에서 반도체 공정이 계속 복잡해지면서 레거시 기술에만 의존하는 것은 더 이상 미래 성장을 지속할 수 없음을 강조했다.이에 SK하이닉스는 예측 가능한 차세대 공정 기술 플랫폼을 구축하는 동시에 차세대 D램과 낸드 핵심 기술 평가도 병행하고 있다.

이성훈 대표는 낸드플래시 다단화 원가 상승을 이끄는 핵심 요인 중 하나로 식각 공정 단계의 증가를 꼽았다.여러 단계를 단일 프로세스로 통합하는 것은 이제 회사의 중요한 기술적 과제입니다.